

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-90811

(P2000-90811A)

(43) 公開日 平成12年3月31日 (2000.3.31)

(51) Int.Cl.⁷

H 0 1 J 1/304
9/02

識別記号

F I

H 0 1 J 1/30
9/02

テーマコード* (参考)

F
B

審査請求 有 請求項の数 9 O L (全 9 頁)

(21) 出願番号 特願平10-261773

(22) 出願日 平成10年9月16日 (1998.9.16)

特許法第30条第1項適用申請有り 1998年3月28日 社
団法人応用物理学会発行の「1998年 (平成10年) 春季第
45回応用物理学関係連合講演会講演予稿集 第2分冊」
に発表

(71) 出願人 000001144

工業技術院長

東京都千代田区霞が関1丁目3番1号

(74) 上記1名の復代理人 100061642

弁理士 福田 武通 (外3名)

(71) 出願人 390003193

東洋鋼板株式会社

東京都千代田区霞が関1丁目4番3号

(74) 上記1名の代理人 100061642

弁理士 福田 武通 (外2名)

(72) 発明者 伊藤 順司

茨城県つくば市梅園1丁目1番4 工業技
術院電子技術総合研究所内


最終頁に続く

(54) 【発明の名称】 冷電子放出素子とその製造方法

(57) 【要約】

【課題】 冷電子放出素子におけるエミッション電
流を安定化する。

【解決手段】 エミッタ13の表面に導電膜21を形成す
る。導電膜21の表面は意図的に粗面化する。



【特許請求の範囲】

【請求項1】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを有する冷電子放出素子であって；上記エミッタ表面は導電膜で被覆されていること；を特徴とする冷電子放出素子。

【請求項2】 請求項1記載の冷電子放出素子であって；上記導電膜は上記エミッタ表面と連続する関係で上記基底部材表面上にも設けられ；上記絶縁層は上記基底部材上にあって該導電膜の上に形成されていること；を特徴とする冷電子放出素子。

【請求項3】 請求項2記載の冷電子放出素子であって；上記エミッタは上記基底部材上に所定の間隔で複数個形成されており；上記導電膜は上記基底部材上を介して伸び、上記複数個のエミッタの中、少なくとも幾つかのエミッタに一連に連続する関係でストライプ状に設けられていること；を特徴とする冷電子放出素子。

【請求項4】 請求項1記載の冷電子放出素子であって；上記導電膜は炭素を主成分とする材料膜であること；を特徴とする冷電子放出素子。

【請求項5】 請求項1記載の冷電子放出素子であって；上記導電膜は単結晶または非晶質を含むダイヤモンド、単結晶または非晶質を含む炭化水素、グラファイトの中、どれか一つまたは幾つか、あるいは全ての積層構造であること；を特徴とする冷電子放出素子。

【請求項6】 請求項1記載の冷電子放出素子であって；上記導電膜は有機材料を焼結したものであること；を特徴とする冷電子放出素子。

【請求項7】 請求項1記載の冷電子放出素子であって；上記導電膜はレジスト膜を焼結したものであること；を特徴とする冷電子放出素子。

【請求項8】 請求項1記載の冷電子放出素子であって；上記導電膜の表面は粗面化されていること；を特徴とする冷電子放出素子。

【請求項9】 請求項8記載の冷電子放出素子であって；上記粗面化は酸素プラズマエッチングによりなされていること；を特徴とする冷電子放出素子。

【請求項10】 請求項1記載の冷電子放出素子であって；上記基底部材はガラス、単結晶または非晶質半導体、金属のどれか一つであること；を特徴とする冷電子放出素子。

【請求項11】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを基本的な構成要素として

有する冷電子放出素子の製造方法であって；上記基底部材上に上記エミッタを形成した後、上記絶縁層を形成する前に該エミッタの表面を被覆する導電膜を形成し；その後、上記絶縁層となる絶縁層と上記ゲート電極となる電極層を堆積し；リソグラフィ技術により上記電極層と上記絶縁層に上記エミッタの尖端部を露呈する開口を順に形成すること；を特徴とする冷電子放出素子の製造方法。

【請求項12】 請求項11記載の方法であって；上記導電膜で上記エミッタを被覆した後に、該導電膜を焼結する工程を含むこと；を特徴とする方法。

【請求項13】 請求項11記載の方法であって；上記導電膜を粗面化する工程を含むこと；を特徴とする方法。

【請求項14】 請求項13記載の方法であって；上記粗面化は酸素プラズマエッチングによること；を特徴とする方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、特にフラットパネルディスプレイ(FPD)型の画像表示装置や光プリンタ、電子顕微鏡、電子ビーム露光装置等々、種々の電子ビーム利用装置の電子源ないし電子銃として用い得る冷電子放出素子とその製造方法に関する。

【0002】

【従来の技術】陰極線管(カソードレイチューブ:CRT)におけるようにカソードに大きな熱エネルギーを与えて熱電子放出を起こすのではなく、金属や半導体等の導電性部材に対し $10^6 \sim 10^7 \text{V/cm}$ 以上の強電界を印加し、量子力学的トンネル現象によりそれら部材の表面から冷電子(電界放出電子とか強電界放出電子とも呼ばれる)の放出を起こさせるタイプの電界放出型電子放出素子、すなわち冷電子放出素子の研究も、昨今、富みに盛んになっている。こうしたタイプの素子が各所で実用化されれば、CRT等のように極めて大きな電力消費を伴う熱エネルギーが不要となり、素子自体も極めて小型になり得るので、応用デバイスの消費電力も大いに低減し、筐体も飛躍的に小型化(薄型化)、軽量化する。

【0003】図3には、このような冷電子放出素子の典型的構造例が示されている。説明すると、全体としての冷電子放出素子の物理的な支持部材である基底部材11の上には、一般に高さが数 μm からサブミクロン程度の錐形立体形状、代表的にはコーンエミッタと俗称されるように円錐形状のエミッタ13が形成されており、これに対して電界放出のための引き出し電位を印加すべき導電材料膜製の電極層であるゲート電極14(引き出し電極とも呼ばれる)は基底部材11の上に絶縁層12を介して設けられている。ゲート電極14には直径が数 μm 以下の開口15が開けられており、エミッタ13の自由端である先端、すなわちこの場合は円錐形状の頂点である先端部Poがこの開口15に臨んでいる。

【0004】こうした構造により、ゲート電極14に所定値以上の電圧 V_g が印加されると、この開口15の内周縁とエミッタ13の先端部Poとの間にエミッタ13から電子を引き出すに足る高電界が生ずる。なお、高さ方向の相対位置関係としては、一般に引き出し電極14の方がエミッタ13の先端部Poより少し高い位置になっている。また、このようなエミッタ13では、錐形の先端部Poを文字通り極めて鋭い“点状”に加工できれば、エミッタ13とゲート電極14間に印加されるゲート電圧 V_g により生成する電界は当該点状先端部Poに効率良く集中するので、比較的低い印加電圧でも所期の電界放出現象を生起することができる。

【0005】そこで、エミッタ先端化のための工夫がこれまでに種々なされて来ており、それはそれなりに、その成果も確かに上がっている。10nmからそれ以下の先端径のエミッタも作製可能である。しかし、こうした冷電子放出素子では、また別の問題として、エミッタからの放出電流が時間的に大きく揺らぎ、時に大きく減少するかと思えば時に数倍以上にも増える等の現象が生ずることがあり、場合によっては多大なる放出電流のため、素子破壊を招くこともあった。こうした現象は、主としてエミッタ先端の仕事関数が動作環境における残留ガスの吸着や作製プロセス中の汚染等によって空間的にも時間的にも大きく変動するが故と考えられている。

【0006】この問題を解決する一手法として、回路的な対策によるものがある。代表的なのは、冷電子放出素子に対し直列に電界効果トランジスタ(FET)を接続し、ないしはそれと等価な回路構造を構築し、ドレイン電流を制御することでエミッタ13を介する放出電流を制御せんとするものである。すなわち、FETのドレイン電流はそのゲートに印加される制御電圧で一義的に制御されるため、結果として冷電子放出素子のエミッタ13から放出される電子流による放出電流はFETに印加する当該制御電圧により、一義的に制御、安定化され得ることになる。本発明者の一部においても既に、このFET構造を一体化した素子や、エミッタそれ自体の中にこのFET構造を内蔵させたものも開示している。

【0007】

【発明が解決しようとする課題】しかし、回路的な対策は有意義であるにしても、ある意味で本質的な解決策ではない。できれば、冷電子放出素子の構造自体に起因する解決策があればそれに越したことはない。本発明はまさしく、この点に鑑みてなされたもので、構造的要因により安定したエミッション電流の得られる冷電子放出素子の提供をその目的としたものである。

【0008】

【課題を解決するための手段】本発明者は上記目的を達成するため、一般にシリコンに代表される半導体により作製されるエミッタの表面を、何らかの化学的に安定性の高い物質で被覆してはどうかとの知見を得た。この発

想の下、鋭意研究の結果、エミッタの形成されている基底部材の材質の如何によらず、また、エミッタが基底部材と一体に形成されていようがいまいが、エミッタ自体が半導体製である場合には、その導電型の如何に拘わらずに、当該エミッタ表面を導電性を有する膜で被覆する、いう構成に至った。

【0009】被覆する導電膜の材質は基本的には任意であるが、一つには炭素を主成分とする材料が望ましい。あるいはまた、より具体的に単結晶または非晶質を含むダイヤモンド、同じく単結晶または非晶質を含む炭化水素、グラファイト等を挙げることができ、それらの幾つか、または全ての積層構造であっても良い。さらに、有機材料を焼結したものでも良いし、本発明のより下位の態様として特に望ましいのは、素子作製に汎用されるレジスト膜を焼結して用いることである。

【0010】基底部材の材料については全く任意であって、ガラス、単結晶または非晶質半導体、金属等であって良い。特に、基底部材が絶縁性物質であっても、本発明によるとエミッタ表面には少なくとも導電膜があるので、この被覆膜に導通を取る関係で端子を設ければ、エミッタにキャリアを供給することができる。

【0011】一般にこの種の冷電子放出素子は多数個を平面的に密に集積配置して用いるので、そのような場合には、ほぼ一列に並ぶ複数個の冷電子放出素子の各エミッタに一連に連続する関係でストライプ状に導電膜を設けて良い。

【0012】さらに、本発明では望ましい構成として、導電被覆膜の表面を意図的に粗面にする構成を提案する。この粗面にするための方法自体は、やはり本質的には任意であるが、望ましくは酸素プラズマでのエッチング法の利用を提案できる。そして、先に述べたように、レジスト膜を焼結して用いる場合には、当該焼結の直前または直後にプラズマエッチング処理を施すのが、工程上も、また物理的に良好な粗面を得るにも都合が良い。

【0013】一方、本発明に従いエミッタ表面に導電膜を設ける場合には、作製方法としても、基底部材上にエミッタを形成した後、先にエミッタの表面を被覆する導電膜を形成し、その後、最終的に電極間絶縁層となる絶縁層とゲート電極となる電極層を堆積し、リソグラフィ技術により堆積した電極層と絶縁層にエミッタの先端部を露呈する開口を順に形成する手法を提案する。

【0014】この手法においても、導電膜でエミッタを被覆した後、導電膜を焼結する工程を含んで良く、さらに、当該導電膜を粗面化する工程を含んで良い。この粗面化はやはり、先に述べたように酸素プラズマエッチングによると望ましく、焼結による導電膜を形成する場合にはその直前ないし直後に行えば良い。その外、各部材の材料的な選択自由度については本方法を適用する場合においても既述の通りである。

【0015】

【発明の実施の形態】図1には本発明に従って構築された冷電子放出素子の望ましい一実施形態における概略構成図が示されている。本発明による改良の対象を明確にするため、基本的な構造部分は既に図3に掲げた素子と同じとなっており、従ってこれまでに説明した素子構造に関する説明は、本発明においてもほぼ同様に適用できる。

【0016】本発明における端的な特徴は、エミッタ13の表面が導電膜21により被覆されていることである。図示の場合はエミッタ13の表面のみではなく、エミッタ13が形成されている基底部材11の表面上にもエミッタ表面と連続する関係で当該導電膜21が形成されているが、これは少し後に述べるように、製造工程上、また構造上有利な点があるが、必須ではなく、少なくともエミッタ表面13上のみ、導電膜21が設けられていれば良い。

【0017】エミッタ13が一般的に半導体である場合、それよりも導電率の大きな導電膜21により表面を被覆した所、本発明者の実験によれば、そうでないものに比し、顕かに経時的に安定なエミッション電流が得られた。導電膜の材質として望ましいものは、これも後述のように種々あるが、その材質によらず、程度に多少の差がありこそすれ、その効果は認められる。何故なら、本発明者の知見によると、化学的に安定な材料である導電膜の被覆により、エミッタ表面が化学的に不活性になり、真空中の残留ガス分子が吸着しにくくなって、低真空度でのエミッション電流低下を防げるからである。

【0018】また、エミッタ表面の仕事関数も低下させることができ、特に導電膜であるので、閾値電圧を低下させることもできる。この後者の効果は實際上、かなり大きく、製品化する上で素子のドライバ回路の負担を軽減し、より一層の小型化、コスト低下を生むことができる。

【0019】導電膜21の材質は、例えば炭素を主成分とする材料が望ましい。炭素膜そのものを含む外、単結晶または非晶質を含むダイヤモンド、同じく単結晶または非晶質を含む炭化水素、グラファイト等を挙げることができる。それらの幾つか、または全ての積層構造であっても良い。さらに、適当なる有機材料を焼結したものでも良いし、素子作製に汎用されるレジスト膜、特に代表的にはポリイミド系材料等、ノボラック系レジスト膜を焼結して用いるとより望ましい。これは極めて安価で入手容易な材料である。そもそも素子作製時に下地材料上に塗布することが予定されているものなので、取扱いも容易である。実際にも、これを塗布し、焼結することで、安定で良好な導電被覆膜を得ることができた。炭素スパッタリング皮膜に比しても、経時的な放出電流の安定性は高かった。

【0020】ただ、個別に見るとそれぞれに捨て難い利点もあり、ダイヤモンドは高価であり、CVD法によるにしても形成は容易とは言えないが、電子親和力が負で

あるので、低電圧での電子放出を期待できる。炭化水素は逆にCVD放電形成は容易であるが、導電性が低い根みがある。グラファイトはスパッタ法やディップ法により容易に形成可能で、導電率も高いため、望ましい材料の一つである。

【0021】しかるに、これは後述の望ましい製造方法にも関連するが、図示の場合、基底部材11の表面上にもエミッタ表面と一連の関係で導電膜21が形成されている。そのため、必要とあれば、この導電膜21のどこかの部分から図中で仮想線で示すように基底部材端子ないしエミッタ端子22を引き出すことができる。そのため、一般的な構造として、この種の冷電子放出素子を多数個、平面的に密に集積配置して用いる場合、ほぼ一列に並ぶ複数の冷電子放出素子の各エミッタに一連に連続する関係で、基底部材11上を介し、ストライプ状に導電膜21を設け、それらに共通の電極端子として一つの端子22を共用することができる。

【0022】また、基底部材11の材質は絶縁性であっても良く、導電膜21を介し、エミッタ13に導通を取ることができる。そうでなくても、本発明の立場からすれば、公知既存のこの種の冷電子放出素子における他の部分の基本構造はほぼそのままに適用でき、基底部材11の材質についても原則として制約は出ない。ガラス、単結晶ないし非晶質半導体や金属であっても良い。

【0023】しかるに、エミッタ表面に設けられる導電膜21は、意図的にケバ立つかのように、粗面にされることが望ましい。このようにすると、エミッション表面積が増し、いわゆる電流放出サイトの数が増して、相対的に見て電流放出の安定性が増すからである。粗面にするための手法自体は、原則としては任意であり、機械的な加工をも含んで良いが、望ましい手法に酸素プラズマによるエッチング法がある。これは製造工程途中で容易に組み込み得る手法である。この粗面化は、例えば既述したレジスト膜等を焼結して導電膜21として用いる場合、その直前または直後に行うことができる。

【0024】なお、エミッタ13は、先に述べた基底部材11との関係での材料上の自由度からしても明らかなように、基底部材11と一体に形成されたものでも、別体に形成されたものであっても良い。さらに、図示していないが、冷電子放出素子にFET構造を組み込む場合には、例えば基底部材上に形成されたドレイン領域の上に形成される等していても良い。場合により、根本が一つで尖端が複数に分かれているいわゆるマルチエミッタ構造などであっても良く、各エミッタに対し、本発明に従い導電膜を被覆すれば良い。立体形状にしても、角型形状等でも良いし、多数の点の集合と考えられる頂部の円環状の「縁」を電流放出部とする柱状形状のものであっても良い。

【0025】ここで参考までに、本出願人の試作による冷電子放出素子における寸法関係を例記すると、n型シ

リコン半導体基板である基底部材11の厚みは400 μm ないし500 μm で、レジスト膜を焼結形成した導電膜21の厚みは約20nm、酸化シリコンによる絶縁層12の厚みは400ないし600nm、ニオブ(Nb)を用いたゲート電極14の厚みはほぼ200nmである。基底部材11から一体に切り出されたコーン型エミッタ13の裾野径は1 μm 程度、先端部Poの径は10nm程度である。

【0026】図2には、本発明の冷電子放出素子を作製する望ましい製造方法の一実施形態が示されている。同図(A)に示されているように、ここではn型半導体基板である基底部材11が用意され、同図(B)に示すように、その上に酸化シリコンマスク31を付した後、リアクティブイオンエッチング法等、公知既存のリソグラフィ技術を援用し、同図(C)に示すように、将来、エミッタ13を最終的に形成するためのエミッタ原型部分を隆起部として切り出す。

【0027】ここで熱酸化工程を施すと、図2(D)に示されているように、基底部材11の表裏面が熱酸化して熱酸化膜32が基底部材の内部に向かって成長するので、結果として内部に先端が尖鋭化したエミッタ13が形成される。

【0028】本発明の望ましい製造方法では、ここで緩衝沸酸浸漬等により熱酸化膜32を除去してしまい、基底部材11ないしエミッタ13の表面を露呈させて、まずは導電膜21をその上に形成してしまう。従来はとりあえず絶縁層12、ゲート電極層14までを堆積してから開口を設け、エミッタを露出させる工程を取っており、この工程に従って露出したエミッタに対し導電膜21を形成しようとする、開口そのものが微小径であって極めて限られた寸法範囲内での作業となるため、絶縁層の開口の内壁面にも導電膜が付着し、エミッタとゲート電極とを短絡させる恐れがあったが、本工程によればこれを避けることができる。

【0029】導電膜21は望ましくはノボラック系のレジスト膜であって、これを所定の薄さに付着させた後、焼結を行い、図2(E)に示すように、この場合は基底部材11の表面をも含めてエミッタ13の表面を導電膜21により被覆した構造を得る。

【0030】ここで、特に望ましいのは、当該焼結工程を行う直前に、または直後に、図2(F)に示すように、プラズマ環境33の下で酸素プラズマエッチングを行い、

導電膜21を意図的に粗面化することである。表面積を実質的に増すことで放出電流サイトを増すことができ、実際にもこの効果は確認されている。

【0031】この後は、図2(G)に示すように、酸化シリコンから成る絶縁層12、ニオブから成る電極層14を真空蒸着法等を利用して順に堆積し、図2(H)に示すように、望ましくは保護膜34を形成した後、レジスト膜35を形成する。

【0032】酸素雰囲気でのリアクティブイオンエッチングや沸酸系ガスでのリアクティブイオンエッチング等を順に適用することにより、内部にあるエミッタ13の影響で隆起している部分の電極層14のみを除去し、さらに図2(I)に示すように、エミッタ上部に位置する絶縁層12の部分をのみ露呈させる。

【0033】その後、緩衝沸酸溶液に浸漬し、露呈している絶縁層12の部分を除去すると、図2(J)に示すように、開口15内に起立したエミッタ13が表れ、最後に、レジスト剥離液に浸漬する等して残存している保護膜34を除去すれば、図2(K)に示すように、図1に示した本発明による冷電子放出素子が完成する。

【0034】

【発明の効果】本発明によると、安定したエミッション電流の得られる冷電子放出素子を提供できる。また、用いた導電膜を意図的に粗面にすると、電流放出サイトの数を実質的に増すことができるので、より一層、安定した放出電流が得られる。最も応用の期待されているFPDに寄与する所、大なるものがある。

【図面の簡単な説明】

【図1】本発明冷電子放出素子の望ましい一実施形態における概略構成図である。


【図2】本発明の冷電子放出素子製造方法の望ましい一実施形態における概略的な工程図である。

【図3】この種の冷電子放出素子の基本的な構造に関する概略構成図である。


【符号の説明】

- 11 基底部材,
- 12 絶縁層,
- 13 エミッタ,
- 14 ゲート電極,
- 21 導電膜,
- 33 プラズマ環境.


【図1】



【図3】



【図2】



【手続補正書】

【提出日】平成11年8月5日(1999. 8. 5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタと間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを有する冷電子放出素子であって；上記エミッタ表面は有機材料であるレジスト膜を焼結した導電膜で被覆されていること；を特徴とする冷電子放出素子。

【請求項2】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタと

の間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを有する冷電子放出素子であって；上記エミッタ表面は有機材料であるレジスト膜を焼結した導電膜で被覆されており；該導電膜の表面は粗面化されていること；を特徴とする冷電子放出素子。

【請求項3】 請求項2記載の冷電子放出素子であって；上記粗面化は酸素プラズマエッチングによりなされていること；を特徴とする冷電子放出素子。

【請求項4】 請求項1または2記載の冷電子放出素子であって；上記導電膜は上記エミッタ表面と連続する関係で上記基底部材表面上にも設けられ；上記絶縁層は上記基底部材上にあつて該導電膜の上に形成されていること；を特徴とする冷電子放出素子。

【請求項5】 請求項1または2記載の冷電子放出素子であって；上記エミッタは上記基底部材上に所定の間隔で複数個形成されており；上記導電膜は上記基底部材上を介して伸び、上記複数個のエミッタの中、少なくとも幾つかのエミッタに一連に連続する関係でストライプ状に設けられていること；を特徴とする冷電子放出素子。

【請求項6】 請求項1記載の冷電子放出素子であつて

て；上記基底部材はガラス、単結晶または非晶質半導体、金属のどれか一つであること；を特徴とする冷電子放出素子。

【請求項7】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを基本的な構成要素として有する冷電子放出素子の製造方法であって；上記基底部材上に上記エミッタを形成した後、上記絶縁層を形成する前に該エミッタの表面に有機レジスト膜を塗布し、これを焼結して該エミッタ表面を被覆する導電膜を形成し；その後、上記絶縁層となる絶縁層と上記ゲート電極となる電極層を堆積し；リソグラフィ技術により上記電極層と上記絶縁層に上記エミッタの尖端部を露呈する開口を順に形成すること；を特徴とする冷電子放出素子の製造方法。

【請求項8】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっているエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを基本的な構成要素として有する冷電子放出素子の製造方法であって；上記基底部材上に上記エミッタを形成した後、上記絶縁層を形成する前に該エミッタの表面に有機レジスト膜を塗布し、これを焼結して該エミッタ表面を被覆する導電膜を形成し；その後、上記絶縁層となる絶縁層と上記ゲート電極となる電極層を堆積し；リソグラフィ技術により上記電極層と上記絶縁層に上記エミッタの尖端部を露呈する開口を順に形成すると共に；上記焼結の直前の有機レジスト膜、または直後の導電膜を粗面化する工程を含むこと；を特徴とする冷電子放出素子の製造方法。

【請求項9】 請求項8記載の方法であって；上記粗面化は酸素プラズマエッチングによること；を特徴とする方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

【0009】その上で、本発明では、エミッタ表面を被覆する導電膜として、素子作製に汎用されるレジスト膜を焼結したものを用いることを提案する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】エミッタ13が一般的に半導体である場合、それよりも導電率の大きな導電膜21により表面を被覆した所、本発明者の実験によれば、そうでないものに比し、顕かに経時的に安定なエミッション電流が得られた。導電膜の材質として望ましいものは後述のように有機レジスト膜を焼結したものであるが、少なくとも特性的にだけ言うならば、導電膜の材質によらず、程度に多少の差がありこそすれ、その効果は認められる。何故なら、本発明者の知見によると、化学的に安定な材料である導電膜の被覆により、エミッタ表面が化学的に不活性になり、真空中の残留ガス分子が吸着しにくくなって、低真空度でのエミッション電流低下を防げるからである。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

【0019】しかるに、導電膜21の材質は、原理的には炭素を主成分とする材料であれば良いが、本発明ではさらに、取扱い上の問題や製法上の簡易性等をも考慮し、素子作製に汎用されるレジスト膜、特に代表的にはポリイミド系材料等、ノボラック系レジスト膜を焼結して用いることを提案する。これは極めて安価で入手容易な材料であるし、そもそも素子作製時に下地材料上に塗布することが予定されているものなので、取扱いも容易である。実際にもこれを塗布し、焼結することで、安定で良好な導電被覆膜を得ることができた。炭素スパッタリング皮膜に比しても、経時的な放出電流の安定性は高かった。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】これに対し、例えばダイヤモンドであると、電子親和力が負であるので、低電圧での電子放出を期待できるが、高価であるし、CVD法によるにしても形成は容易とは言えない。また、炭化水素は逆にCVD放電形成は容易であるが、導電性が低い恨みがある。この点、上記した有機レジスト膜は、焼結することで導電膜を形成するのに最適な材料である。

【手続補正書】

【提出日】平成12年1月7日(2000.1.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっている円錐形状のエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを有する冷電子放出素子であって；上記エミッタ表面は有機材料であるレジスト膜を焼結した導電膜で被覆されていること；を特徴とする冷電子放出素子。

【請求項2】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっている円錐形状のエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを有する冷電子放出素子であって；上記エミッタ表面は有機材料であるレジスト膜を焼結した導電膜で被覆されており；該導電膜の表面は粗面化されていること；を特徴とする冷電子放出素子。

【請求項3】 請求項2記載の冷電子放出素子であって；上記粗面化は酸素プラズマエッチングによりなされていること；を特徴とする冷電子放出素子。

【請求項4】 請求項1または2記載の冷電子放出素子であって；上記導電膜は上記エミッタ表面と連続する関係で上記基底部材表面上にも設けられ；上記絶縁層は上記基底部材上にあって該導電膜の上に形成されていること；を特徴とする冷電子放出素子。

【請求項5】 請求項1または2記載の冷電子放出素子であって；上記エミッタは上記基底部材上に所定の間隔で複数個形成されており；上記導電膜は上記基底部材上を介して伸び、上記複数個のエミッタの中、少なくとも幾つかのエミッタに一連に連続する関係でストライプ状に設けられていること；を特徴とする冷電子放出素子。

【請求項6】 請求項1記載の冷電子放出素子であって；上記基底部材はガラス、単結晶または非晶質半導体、金属のどれか一つであること；を特徴とする冷電子放出素子。

【請求項7】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっている円錐形状のエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷

電子を放出させるためのゲート電極とを基本的な構成要素として有する冷電子放出素子の製造方法であって；上記基底部材上に上記円錐形状のエミッタを形成した後、上記絶縁層を形成する前に該エミッタの表面に有機レジスト膜を塗布し、これを焼結して該エミッタ表面を被覆する導電膜を形成し；その後、上記絶縁層となる絶縁層と上記ゲート電極となる電極層を堆積し；リソグラフィ技術により上記電極層と上記絶縁層に上記エミッタの尖端部を露呈する開口を順に形成すること；を特徴とする冷電子放出素子の製造方法。

【請求項8】 基底部材の一表面上から突出するように設けられ、突出端が鋭い尖端部になっている円錐形状のエミッタと、該基底部材上に絶縁層を介して設けられ、上記エミッタの上記尖端部を露呈する開口を有し、該エミッタとの間に電界を印加することで該エミッタから冷電子を放出させるためのゲート電極とを基本的な構成要素として有する冷電子放出素子の製造方法であって；上記基底部材上に上記円錐形状のエミッタを形成した後、上記絶縁層を形成する前に該エミッタの表面に有機レジスト膜を塗布し、これを焼結して該エミッタ表面を被覆する導電膜を形成し；その後、上記絶縁層となる絶縁層と上記ゲート電極となる電極層を堆積し；リソグラフィ技術により上記電極層と上記絶縁層に上記エミッタの尖端部を露呈する開口を順に形成すると共に；上記焼結の直前の有機レジスト膜、または直後の導電膜を粗面化する工程を含むこと；を特徴とする冷電子放出素子の製造方法。

【請求項9】 請求項8記載の方法であって；上記粗面化は酸素プラズマエッチングによること；を特徴とする方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】

【課題を解決するための手段】本発明者は上記目的を達成するため、一般にシリコンに代表される半導体により作製される円錐形状のエミッタの表面を、何らかの化学的に安定性の高い物質で被覆してはどうかとの知見を得た。この発想の下、鋭意研究の結果、円錐形状のエミッタの形成されている基底部材の材質の如何によらず、また、エミッタが基底部材と一体に形成されていようがいまいが、エミッタ自体が半導体製である場合には、その導電型の如何に拘わらずに、当該エミッタ表面を導電性を有する膜で被覆する、いう構成に至った。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正内容】

【0016】本発明における端的な特徴は、円錐形状のエミッタ13の表面が導電膜21により被覆されていることである。図示の場合は当該エミッタ13の表面のみではなく、エミッタ13が形成されている基底部材11の表面上にもエミッタ表面と連続する関係で当該導電膜21が形成されているが、これは少し後に述べるように、製造工程上、また構造上有利な点があるが、必須ではなく、少なくともエミッタ表面13上にのみ、導電膜21が設けられていれば良い。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】なお、円錐形状のエミッタ13は、先に述べた基底部材11との関係での材料上の自由度からしても明らかなように、基底部材11と一体に形成されたものでも、別体に形成されたものであっても良い。さらに、図示していないが、冷電子放出素子にFET構造を組み込む場合には、例えば基底部材上に形成されたドレイン領域の上に形成される等していても良い。場合により、根本が一つで先端が複数に分かれているいわゆるマルチエミッタ構造などであっても良く、各エミッタに対し、本発明に従い導電膜を被覆すれば良い。

フロントページの続き

(72)発明者 金丸 正剛
茨城県つくば市梅園1丁目1番4 工業技術院電子技術総合研究所内

(72)発明者 江原 啓悟
東京都千代田区霞が関1丁目4番3号 東洋鋼板株式会社内

DERWENT-ACC-NO: 2000-309460
DERWENT-WEEK: 200027
COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Cold electron emitting element for electron gun of flat panel display,
has cone-shaped emitter whose surface is coated with electrically conductive
film

PATENT-ASSIGNEE: AGENCY OF IND SCI & TECHNOLOGY[AGEN], TOYO
KOHAN CO
LTD[TOJO]

PRIORITY-DATA: 1998JP-0261773 (September 16, 1998)

PATENT-FAMILY:

PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
JP 2000090811	March 31, 2000	N/A	009	H01J 001/304
A				

APPLICATION-DATA:

PUB-NO	APPL-DESCRIPTOR	APPL-NO	APPL-DATE
JP2000090811A	N/A	1998JP-0261773	September 16, 1998

INT-CL_(IPC): H01J001/304; H01J009/02

ABSTRACTED-PUB-NO: JP2000090811A

BASIC-ABSTRACT: NOVELTY - A cone-shaped emitter (13) is formed on the base
(11)

and the emitter is surrounded by an insulating layer (12). The emitter is
covered by a gate electrode (14). An opening is formed in the gate electrode
to expose the emitter. An electrically conductive film (21) is coated on the
emitter surface and base surface.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for cold
electron
emitting element manufacturing method.

USE - For electron gun of flat panel display, optical printer, electron
microscope, electron beam lithography system and other electron beam
utilization apparatus.

ADVANTAGE - Emission current in cold electron emitting element is stabilized.

DESCRIPTION OF DRAWING(S) - The figure shows the schematic block diagram of

cold electron emitting element.

Base 11

Insulating layer 12

Cone-shaped emitter 13

Gate electrode 14

Electrically conductive film 21

CHOSEN-DRAWING: Dwg.1/3

TITLE-TERMS:

COLD ELECTRON EMIT ELEMENT ELECTRON GUN FLAT PANEL DISPLAY CONE
SHAPE EMITTER
SURFACE COATING ELECTRIC CONDUCTING FILM

DERWENT-CLASS: V05

EPI-CODES: V05-D01C5; V05-D05C5;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-231978

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] this invention relates to the cold electron emission element which can be especially used as the electron source or electron gun of ** and various electron beam use equipments, such as flat-panel display (FPD) type image display equipment and an optical printer, an electron microscope, and an electron beam machine, and its manufacture method.

[0002]

[Description of the Prior Art] Give big heat energy to a cathode as in a cathode-ray tube (cathode lei tube : CRT), and thermionic emission is not caused. As opposed to conductive members, such as a metal and a semiconductor The strong electric field of 10⁶-10⁷ or more V/cm are impressed. Research of the field emission type electron emission element of the type which makes discharge of a cold electron (called a field emission electron and a strong field emission electron) start from the front face of these members according to a quantum mechanics-tunnel phenomenon, i.e., a cold electron emission element, also prospers these days for it to be rich. If such a type of element is put in practical use in every place, since the heat energy accompanied by very big power consumption becomes unnecessary and the element itself may become very small like CRT, it greatly decreases, and by leaps and bounds, it miniaturizes (thin-shape-izing) and the power consumption of an application device also lightweight-izes a housing.

[0003] The example of typical structure of such a cold electron emission element is shown in drawing 3. If it explains, on the fundus material 11 which is physical supporter material of the cold electron emission element as the whole general -- height -- several micrometers The cone-like emitter 13 is formed so that a common name may be typically carried out to a cone emitter. from -- the drill form solid configuration about submicron one -- On the other hand, the gate electrode 14 (called a drawer electrode) which is the electrode layer made from an electrical-conducting-material film which should impress the drawer potential for field emission is formed through the insulating layer 12 on the fundus material 11. In the gate electrode 14, a diameter is several micrometers. The following openings 15 have opened and the tip section Po which is a cone-like vertex has attended this opening 15 in the nose of cam which is the free end of an emitter 13, i.e., this case.

[0004] According to such structure, if the voltage Vg beyond a predetermined value is impressed to the gate electrode 14, the high electric field which are sufficient for pulling out an electron will arise from an emitter 13 between the inner circumference edge of this opening 15, and the tip section Po of an emitter 13. In addition, as a relative-position relation of the height direction, generally it pulls out and the direction of an electrode 14 has become a somewhat high position from the tip section Po of an emitter 13. Moreover, with such an emitter 13, if the tip section Po of a drill form is processible into punctiform [literally very sharp / "punctiform"], since the electric field generated by the gate voltage Vg impressed between an emitter 13 and the gate electrode 14 will be efficiently concentrated on the punctiform tip section Po concerned, an expected field emission phenomenon can be comparatively occurred also in low applied voltage.

[0005] Then, the device for the formation of an emitter tip is made variously until now, and, as it is, to be sure, it is also going up the result. The emitter of the diameter of a nose of cam not more than it is also producible from 10nm. However, with such a cold electron emission element, as another problem, the emission current from an emitter might swing greatly in time, phenomena, such as sometimes increasing several or more times, if it thinks whether to decrease greatly by the way, might arise, and element destruction might be caused for the great emission current depending on the case. Such a phenomenon is considered to be a reason although the work function at the nose of cam of an emitter is mainly changed spatially, in time, and sharply by adsorption of the residual gas in an operating environment, contamination in a production process, etc.

[0006] There are some which are depended on the cure against circuit-as a way method which solves this problem. the emission current which minds an emitter 13 by typical one connecting a field-effect transistor (FET) in series to a cold electron emission element, or building circuit structure equivalent to it, and controlling drain current -- it is going to control -- it is a thing That is, since the drain current of FET is uniquely controlled by the control voltage impressed to the gate, uniquely, it will control by the control voltage concerned impressed to FET, and the emission current by the electron flow emitted from the emitter 13 of a cold electron emission element as a result may be stabilized. Also in some this invention persons, the element which unified this FET structure, and the thing which made this FET structure build in in emitter itself are also already indicated.

[0007]

[Problem(s) to be Solved by the Invention] However, even though the cure against circuit-is significant, it is not an essential

solution in a certain meaning. If there is a solution which originates in the structure of a cold electron emission element itself if it can do, it will not have exceeded to it. Surely, this invention was made in view of this point, and sets off of the cold electron emission element from which the emission current stabilized according to the structural factor is obtained as the purpose.

[0008]

[Means for Solving the Problem] this invention person acquired a certain knowledge being chemically covered with the matter with high stability for the front face of the emitter produced with the semiconductor generally represented by silicon in order to attain the above-mentioned purpose. Under this way of thinking, although the quality of the material of the fundus material in which the emitter is formed was not caused how, and the emitter would be formed in fundus material and one and it would not be wholeheartedly as a result of research, when the emitter itself was a product made from a semiconductor, it resulted in the composition which covers the emitter front face concerned with the film which has conductivity regardless of the conductivity type and to say.

[0009] Although the quality of the material of the electric conduction film to cover is fundamentally arbitrary, to one, the material which makes carbon a principal component is desirable. Or the diamond which contains a single crystal or an amorphous substance again more concretely, the hydrocarbon which similarly contains a single crystal or an amorphous substance, graphite, etc. can be mentioned, and you may be those some or all laminated structures. Furthermore, what sintered the organic material may be used and it is sintering and using the resist film with which especially a desirable thing's is used widely by this invention's as a low-ranking mode at element production.

[0010] About the material of fundus material, it may completely be arbitrary, and you may be glass, a single crystal or an amorphous semiconductor, a metal, etc. Especially, since an electric conduction film is shown in an emitter front face at least according to this invention even if fundus material is the insulating matter, if a terminal is prepared by the relation which takes a flow on this covering film, a carrier can be supplied to an emitter.

[0011] Generally, since this kind of cold electron emission element carries out accumulation arrangement densely superficially and uses many, in such a case, you may prepare an electric conduction film in the shape of a stripe by the relation which follows each emitter of two or more cold electron emission elements on a par with about 1 train at a series.

[0012] Furthermore, in this invention, the composition which makes a split face intentionally the front face of an electric conduction covering film is proposed as desirable composition. Although the method for making it this split face itself is essentially arbitrary too, it can propose use of the method of etching oxygen plasma desirably. And as stated previously, when sintering and using a resist film, it is convenient also for performing plasma etching processing just before the sintering concerned or to immediately after obtaining a split face also with the process up good on a physical target.

[0013] On the other hand, in preparing an electric conduction film in an emitter front face according to this invention After forming an emitter on fundus material also as the production method, the electric conduction film which covers the front face of an emitter previously is formed. Then, the technique of forming in order opening which exposes the tip section of an emitter in the electrode layer which deposited the electrode layer which finally serves as an inter-electrode insulating layer, a becoming insulating layer, and a gate electrode, and was deposited with lithography technology, and an insulating layer is proposed.

[0014] Also in this technique, after covering an emitter with an electric conduction film, you may include the process which sinters an electric conduction film, and may include further the process which split-face-izes the electric conduction film concerned. What is necessary is for this split-face-izing to be desirable too, according to oxygen plasma etching, as stated previously, and just to perform it to just before [the] or immediately after, when forming the electric conduction film by sintering. Outside it, when applying this method about the material selection flexibility of each part material, it is as stated above.

[0015]

[Embodiments of the Invention] drawing 1 being alike -- the outline block diagram in 1 operation form with the desirable cold electron emission element built according to this invention is shown Since the object of improvement by this invention is clarified, the explanation about the element structure which the amount of fundamental structured division has become the same as the element already hung up over drawing 3 , therefore was explained until now can be applied almost similarly in this invention.

[0016] The direct feature in this invention is that the front face of an emitter 13 is covered with the electric conduction film 21. Although there is an advantageous point on a manufacturing process and structure so that a little this may be described later, although the electric conduction film 21 concerned is formed by the relation which follows an emitter front face not only the front face of an emitter 13 but on the front face of the fundus material 11 in which the emitter 13 is formed in illustration, it is not indispensable and the electric conduction film 21 should be formed only on the emitter front face 13 at least.

[0017] When an emitter 13 was generally a semiconductor, according to the experiment of the place which covered the front face with the big electric conduction film 21 of conductivity rather than it, and this invention person, it compared with the thing without that right, and the stable emission current was obtained with time by whether it is **. Although a thing desirable as the quality of the material of an electric conduction film also has this variously like the after-mentioned, it is not based on the quality of the material, but just a dovetail is worn by some differences at a grade and the effect is accepted. It is because according to this invention person's knowledge an emitter front face becomes inactive chemically, the residual-gas molecule in a vacuum stops being able to adsorb easily and the emission-current fall with the degree of low vacuum can be prevented by covering of the electric conduction film which is a stable material chemically.

[0018] Moreover, the work function on the front face of an emitter can also be reduced, and since it is especially an electric conduction film, a threshold voltage can also be reduced. In practice, the effect of this latter is quite large, and when producing commercially, it can mitigate the burden of the driver circuit of an element, and it can induce much more miniaturization and a

cost fall.

[0019] The quality of the material of the electric conduction film 21 has a desirable material which makes carbon a principal component. The outside containing the carbon film itself, the diamond containing a single crystal or an amorphous substance, the hydrocarbon which similarly contains a single crystal or an amorphous substance, graphite, etc. can be mentioned, and you may be those some or all laminated structures. furthermore, the resist film as which what sintered the suitable organic material is sufficient and which carries out and is used widely by element production -- especially, it is more desirable when polyimide system material etc. sinters and uses a novolak system resist film typically this -- very -- cheap -- acquisition -- it is an easy material First of all, since applying on furring at the time of element production is planned, handling is also easy. Also in fact, this was able to be applied and the stable and good electric conduction covering film was able to be obtained by sintering. Even if compared with the carbon sputtering coat, the stability of the emission current with time was high.

[0020] However, although it cannot say that formation is easy even though there is also an advantage which is hard to throw away into each by the individual, the diamond is expensive and it is based on CVD, since an electron affinity is negative, the electron emission in a low battery is expectable. Although CVD electric discharge formation is conversely easy the hydrocarbon, there is a grudge with low conductivity. Graphite can be easily formed by the spatter or the dipping method, and since conductivity is also high, it is one of the desirable material.

[0021] However, this relates to the below-mentioned desirable manufacture method, and, in illustration, the electric conduction film 21 is formed by the emitter front face and a series of relations also on the front face of the fundus material 11. Therefore, all over drawing, if it is with the need, as an imaginary line shows, a fundus material terminal or the emitter terminal 22 can be pulled out from some portion of this electric conduction film 21. Therefore, when carrying out accumulation arrangement densely superficially and using this kind of cold electron emission elements [many] as general structure, by the relation which follows each emitter of two or more cold electron emission elements on a par with about 1 train at a series, through the fundus material 11 top, the electric conduction film 21 can be formed in the shape of a stripe, and one terminal 22 can be shared as an electrode terminal common to them.

[0022] Moreover, the quality of the material of the fundus material 11 may be insulation, and can take a flow to an emitter 13 through the electric conduction film 21. Even if that is not right, if it carries out from the position of this invention, the basic structure of other portions in this well-known existing kind of cold electron emission element can be applied almost as it is, and restrictions will not come out in principle about the quality of the material of the fundus material 11. You may be glass, a single crystal, or an amorphous-semiconductor metallurgy group.

[0023] however, the electric conduction film 21 prepared in an emitter front face -- intentional -- fluff -- like ***** , it is desirable to be made the split face It is because the so-called number of the increase of an emission surface area and current discharge sites increases, it will see relatively and the stability of current discharge will increase, if it does in this way. Although the technique for making it a split face itself is arbitrary as a principle and you may also include mechanical processing, the etching method by oxygen plasma is in desirable technique. This is the technique which can be easily incorporated in the middle of a manufacturing process. This split-face-ization can be performed to just before [the] or immediately after, when sintering the resist film mentioned already, for example and using it as an electric conduction film 21.

[0024] In addition, what was formed in the fundus material 11 and one may be formed in another object by the emitter 13 so that clearly [considering the flexibility on the material in a relation with the fundus material 11 described previously]. Furthermore, although not illustrated, when including FET structure in a cold electron emission element, you may be carrying out [being formed on the drain field formed for example, on fundus material, etc. and]. The origin may be the so-called multi-emitter structure where the tip is divided into plurality in one etc., and should just cover an electric conduction film with a case to each emitter according to this invention. Even if it makes it a solid configuration, a square shape configuration etc. is sufficient and you may be the thing of the pillar-shaped configuration which makes the "edge" of the crowning considered to be a set of many points in a circle the current discharge section.

[0025] thickness of the fundus material 11 which is n type silicon semiconductor substrate here when the account of an example of the size relation to the cold electron emission element by these people's trial production is carried out by reference 400 micrometers Or 500 micrometers it is -- thickness of the insulating layer 12 according [the thickness of the electric conduction film 21 which carried out sintering formation of the resist film] to about 20nm and a silicon oxide 400 -- or -- the thickness of the gate electrode 14 using 600nm and niobium (Nb) -- about 200nm it is . The diameter of foot of the cone type emitter 13 cut down by one from the fundus material 11 is 1 micrometer. The path of a grade and the tip section Po is about 10nm.

[0026] 1 operation form of the desirable manufacture method which produces the cold electron emission element of this invention is shown in drawing 2 . this drawing (A) the fundus material 11 which is a n-type-semiconductor substrate here prepares as shown -- having -- this drawing (B) the well-known existing lithography technology, such as the reactive-ion-etching method after attaching the silicon-oxide mask 31 on it so that it may be shown, -- using for -- this drawing (C) It is started using the emitter prototype portion for finally forming an emitter 13 in the future as a protrusion so that it may be shown.

[0027] When a thermal oxidation process is given here, it is drawing 2 (D). Since it grows up even if the front rear face of the fundus material 11 oxidizes thermally and the thermal oxidation film 32 goes to the interior of fundus material as shown, the emitter 13 with which the nose of cam was radicalized is formed in the interior as a result.

[0028] By the desirable manufacture method of this invention, buffer ***** etc. will remove the thermal oxidation film 32 here, the front face of the fundus material 11 or an emitter 13 will be made to expose, and, first of all, the electric conduction film 21 will be formed on it. If opening was prepared, the process at which an emitter is exposed is taken and it is going to form the

electric conduction film 21 to the emitter exposed according to this process conventionally after depositing even an insulating layer 12 and the gate electrode layer 14 for the time being. According to this process, this is avoidable, although there was a possibility of an electric conduction film having adhered also to the internal surface of opening of an insulating layer, and short-circuiting an emitter and a gate electrode, since it became the work in size within the limits to which the opening itself is a diameter of minute and it was restricted extremely.

[0029] The electric conduction film 21 is a resist film of a novolak system desirably, after it makes this adhere to predetermined thickness, it performs sintering, and it is drawing 2 (E). The structure which covered the front faces of an emitter 13 also including the front face of the fundus material 11 with the electric conduction film 21 in this case is acquired so that it may be shown.

[0030] Here, especially a desirable thing is drawing 2 (F) to immediately after [just before performing the sintering process concerned]. It is performing oxygen plasma etching under the plasma environment 33, and split-face-izing the electric conduction film 21 intentionally so that it may be shown. An emission current site can be increased by increasing a surface area substantially, and, also in fact, this effect is checked.

[0031] After this, it is drawing 2 (G). The insulating layer 12 which consists of a silicon oxide so that it may be shown, and the electrode layer 14 which consists of niobium are deposited in order using a vacuum deposition method etc., and it is drawing 2 (H). After forming a protective coat 34 desirably so that it may be shown, the resist film 35 is formed.

[0032] By applying the reactive ion etching in oxygen atmosphere, the reactive ion etching in **** system gas, etc. in order, only the electrode layer 14 of the portion which has upheaved under the influence of the emitter 13 in the interior is removed, and it is drawing 2 (I) further. The portion of the insulating layer 12 located in the emitter upper part is made to accept and expose so that it may be shown.

[0033] Then, when the portion of the insulating layer 12 which was flooded with the buffer **** solution and has been exposed is removed, it is drawing 2 (J). If the emitter 13 which stood up in opening 15 appears and the protective coat 34 which carries out flooding with resist exfoliation liquid finally etc., and remains is removed so that it may be shown, it will be drawing 2 (K). The cold electron emission element by this invention shown in drawing 1 is completed so that it may be shown.

[0034]

[Effect of the Invention] According to this invention, the cold electron emission element from which the stable emission current is obtained can be offered. Moreover, if the used electric conduction film is intentionally made into a split face, since the number of current discharge sites can be increased substantially, the stable emission current is obtained further. There are a place which contributes to FPD to which application is expected most, and a thing which becomes size.

[Translation done.]

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is an outline block diagram in 1 operation gestalt with a desirable this invention cold electron emission element.

[Drawing 2] It is rough process drawing in 1 desirable operation gestalt of the cold electron emission element manufacture method of this invention.

[Drawing 3] It is an outline block diagram about the fundamental structure of this kind of cold electron emission element.

[Description of Notations]

11 Fundus Material,

12 Insulating Layer,

13 Emitter,

14 Gate Electrode,

21 Electric Conduction Film,

33 Plasma Environment

[Translation done.]